Presentiamo un nuovo progetto per un addizionatore fUll a 1 bit con uno stile di progettazione ibrido-CMOS. Il mio approccio consente di ottenere operazioni a basso consumo energetico in una tecnologia a 90 nm. Lo stile di progettazione ibrido-CMOS fa uso di vari circuiti CMOS di tipo ionico per costruire nuovi sommatori completi con le specifiche desiderate. Il nuovo circuito SERF- full addder (FA) ottimizzato per il funzionamento a bassissimo consumo si basa su porte XOR modificate con clock gating per ridurre al minimo il consumo di energia. Inoltre, genera uscite full-swing simultaneamente. Il nuovo circuito full-adder funziona con successo a basse tensioni con un'eccellente integrità del segnale. Il nuovo sommatore ha mostrato parametri di potenza e di ritardo migliori rispetto ai sommatori standard. Per valutare le prestazioni del nuovo sommatore completo in un circuito reale, abbiamo realizzato 4-2,5-2,5-3,7-2,11-2,15-4,31-5 compressori che sono fondamentalmente utilizzati nei moduli moltiplicatori dei filtri DSP. Sono stati forniti risultati simulati utilizzando la tecnologia CMOS a 90 nm standarad. I risultati della simulazione mostrano una riduzione del 5%-20% della potenza e del ritardo per una frequenza di 50MHz e tensioni di alimentazione di 1,1 v.